H01P 3/08, 11/00

#### 際 事 務 局



# 特許協力条約に基づいて公開された国際出願

(51) 国際特許分類 5

(11) 国際公開番号

WO'93/02485

**A1** 

(43) 国際公開日

1993年2月4日(04.02.1993)

(21) 国際出願番号

PCT/JP92/00913

(22) 国際出顧日

1992年7月17日(17.07.92)

(30) 優先権データ

特顏平3/179410

1991年7月19日(19.07.91)

JР

(71) 出願人(米国を除くすべての指定国について)

富士通株式会社(FUJITSU LIMITED)[JP/JP]

〒211 神奈川県川崎市中原区上小田中1015番地

Kanagawa, (JP)

(72) 発明者;および

(75) 発明者/出願人(米国についてのみ)

戶澤紀雄(TOZAWA, Norio)[JP/JP]

〒211 神奈川県川崎市中原区上小田中1015番地

富士通株式会社内 Kanagawa, (JP)

(74) 代理人

弁理士 青木 朗,外(AOKI, Akira et al.)

〒105 東京都港区虎ノ門一丁目8番10号 静光虎ノ門ビル

青和特許法律事務所 Tokyo.(JP)

(81) 指定国


JP. US.

添付公開書類

国際調査報告書

(54) Title: MICROSTRIP LINE AND MANUFACTURING METHOD THEREFOR

(54) 発明の名称 マイクロストリップ線路およびその製造方法



#### (57) Abstract

A microstrip line capable of feeding a large DC current, in spite of maintaining a high characteristic impedance. The microstrip line is provided with a dielectric base (10), an earthing conductor (12), a conductor strip (14), and an upper conductor part (16). The upper conductor part (16) is provided nearly on the central line of the conductor strip (14), and has a section which is thick in a vertical direction and whose width w1 of the lower base (16a) is narrower than the width W of the conductor strip (14) and respective width w<sub>2</sub> from the base (16a) to its opposite side (16b) are nearly equal to the width w<sub>1</sub> of the base (16a) or become larger than the width w<sub>1</sub> at upper parts. The upper conductor part (16) of such sectional shape is formed by welding onto the conductor strip (14) a linear member made of gold, silver or copper whose section is shaped so through etching, or by depositing on the conductor strip (14) gold, silver or copper through plating.

高い特性。」ピーダンスを維持しつつも、直流の大電流を 供給できるマイクロストリップ線路が提供される。

誘電体基板(10)と、接地導体(12)と、導体ストリップ(14)とを有するマイクロストリップ線路は、導体ストリップ(14)の略中心線上に、断面の底辺(16a)の幅w」が導体ストリップ(14)の幅wよりも狭く、底辺(16a)からその対向辺(16b)に至るまでの各幅w。が、路底辺(16a)の幅w」と等しいか、スは上部において大きくなるような、上下に肉厚の断面形状を有する上部導体部(16)を備える。このような断面形状の上部導体部(16)は、エッチングにより断面形状を成形した金、銀又は銅の線状部材を導体ストリップ(14)の上に溶着するか、導体ストリップ(14)の上に溶着するか、導体ストリップ(14)の上に溶着するか、導体ストリップ(14)の上に流流を減失される。

#### 情報としての用途のみ

PCTに基づいて公開される閩際出願のハンフレット第1頁にPCT加盟国を同定するために使用されるコード

FI ファランド FR ファッシス GA デニアリンファンド GB ギニアリンボーン GB ギーリンボーン IE アイリンボーン IE アイリンボーン IF 朝鮮民アクリー KP 朝鮮民アウンン KP 朝鮮民アウンン KP 東大リスクテンン MC スクフェスカル MC マッリー

1

## 明 細 書

# マイクロストリップ線路およびその製造方法

## 技 術 分 野

本発明はマイクロストリップ線路に関し、更に詳しくはマイクロ波回路におけるバイアス供給回路としての使用に好適な高特性インピーダンスのマイクロストリップ線路およびその製造方法に関する。

## 背景技術

近年、マイクロ波帯における電界効果トランジスタ(FET)やバイポーラトランジスタの高出力化が進み、1個のトランジスタで20W以上のマイクロ波電力が得られるが、このようなトランジスタの動作電圧は10V前後と低いため、5~8Aの大きな直流バイアス電流が必要になる。

一方、バイアス供給回路に対しては、マイクロ波回路の使用帯域における影響を極力小さくするために高特性インピーダンスのマイクロストリップ線路を介して直流電流を供給する要請があり、このような高特性インピーダンスを維持しようとすると導体ストリップの幅を狭くしなくてはならない。

そこで、高い特性インピーダンスを維持しつつも、直流の大電流を供給できるようなマイクロストリップ線路の提供が要望されている。

この様な要請に対応すべく、従来では、高特性インピーダ

ンスの導体ストリップ上に細い金ワイヤ又は金リボンをボン ディングして直流抵抗を低減させることが行なわれていた。

しかし、これらの方法では導体ストリップのみの場合の2~3倍の電流を許容するにとどまり、大電流を必要とする高出力トランジスタの直流パイアス電流を供給するには不分であった。

また、1枚の半導体基板上に多数の能動、受動固体素子を 回路と同時に形成するモノリシック化マイクロ波回路におい ては、寸法上の制約のために上述のような導体ストリップ上 に金ワイヤ又は金リボンをボンディングする手法を採用する ことはできない。

特開平1-158801号公報には、導体ストリップの上部の幅が底部の幅の2倍以上であるT字状の断面を有するマイクロストリップ線路が開示されている。上部の張りだし部分は大きい直流電流を許容する導体の断面を提供するが、誘電体基板との間に空気層が存在するために特性インピーダンスへの寄与は小さい。したがって断面をT字形にすることにより特性インピーダンスが高く、かつ、充分な直流電流を流しうるマイクロストリップ線路が得られている。

しかしながら、上記張り出し部分の特性インピーダンスへの寄与が小さいとはいえ、張り出し部分の面積が広く誘電体基板との間の距離が小さければその寄与は無視できない大きさとなる。上記公報に記載された層形成工程とフォトエッチング工程の組み合わせによるT字形の断面を有するマイクロストリップ線路の形成方法によれば、張り出し部分と誘電体

基板との間の距離は小さくならざるを得ず、また大電流を許容しうるように上部の幅を広く形成すればする程、張り出し部分の面積が広くなる。したがって、T字形の断面を許容電流が大きくなるように設計すると、特性インピーダンス値が低下するため、許容電流の値には限界があるという問題がある。

## 発明の開示

本発明の目的は高い特性インピーダンスを維持しつつも、 直流の大電流を供給できるマイクロストリップ線路およびそ の製造方法を提供することにある。

本発明によれば、底面およびそれに対向する上面を有する 誘電体基板と、該誘電体基板の底面上に設けられた接地導体 と、該誘電体基板の上面上に設けられた幅Wを有する導体ス トリップと、該導体ストリップ上に設けられ、幅の最大値wa が該導体ストリップの幅Wよりも小さい形状の断面を有する 上部導体とを具備することを特徴とするマイクロストリップ 線路が提供される。

本発明によれば、接地導体を具備しうる底面およびそれに対向する上面を有する誘電体基板の上面に幅Wの導体ストリップを具備するマイクロストリップ線路本体を準備し、幅の最大値w2が導体ストリップの幅Wよりも小さい形状の断面を有する上部導体を造り、該マイクロストリップ線路本体の導体ストリップ上に該上部導体を固着する各段階を具備することを特徴とするマイクロストリップ線路の製造方法もまた

4

提供される。

本発明によれば、接地導体を具備しうる底面およびそれに対向する上面を有する誘電体基板の上面に幅Wの導体ストリップを具備するマイクロストリップ線路本体を準備し、該マイクロストリップ線路本体の上面において、該導体ストリップ上に幅の最大値wz が該導体ストリップの幅Wよりも小さい形状の断面を有する上部導体をメッキにより形成する各段階を具備することを特徴とするマイクロストリップ線路の製造方法もまた提供される。

#### 図面の簡単な説明

- 図1は本発明の第1の具体例を表わす斜視図;
- 図2および図3は本発明の他の具体例を表わす断面図;
- 図4は先行技術に係るマイクロストリップ線路の断面図;
- 図5は特性インピーダンスの比較試験に用いた装置の平面図;
- 図6A,図6Bおよび図6Cは特性インピーダンスの比較 試験に用いた試料の断面図;
  - 図7は特性インピーダンスの比較試験の結果を示すグラフ;
- 図8Aおよび図8Bは本発明のマイクロストリップ線路の 第1の製造方法における製造工程を表わす断面図;
- 図9Aおよび図9Bは本発明のマイクロストリップ線路の第2の製造方法における製造工程を表わす断面図;
  - 図10は本発明のマイクロストリップ線路をマイクロ波帯

高出力増幅回路に適用した例を表わす斜視図;および 図11は本発明のマイクロストリップ線路をモノリシック マイクロ波集積回路に適用した例を表わす斜視図である。

# 発明を実施するための最良の形態

図1は本発明の一具体例に係るマイクロストリップ線路の斜視図である。図1において、マイクロストリップ線路は、厚さHの誘電体基板10、誘電体基板10の裏面に設けられた接地導体12、誘電体基板10の表面に設けられた幅W厚さTの導体ストリップ14上に設けられた上部導体16を具備している。

上部導体16は肉厚 t を有し、その下部の幅w i は導体ストリップの幅W よりも狭く、上部の幅w z はW よりも狭くかつw i よりも広く、中間部の幅はw i からw z へと連続的に移行している。

図2および図3は本発明の他の具体例に係るマイクロストリップ線路の断面図である。図2に示したマイクロストリップ線路においては、上部導体16は上辺の幅がw2で下辺の幅がw1のくさび形の断面を有している。図3に示したマイクロストリップ線路においては、上部導体16は幅w1またはw2の矩形の断面を有している。いずれの場合においても、上部導体16の幅の最大値w2が導体ストリップの幅Wよりも小である。図示以外にも、この条件を満たす上部導体16の断面形状は種々考えられる。

本発明に従い、直流電流容量を増すために導体ストリップ

14上に設けられた上部導体 16による特性インピーダンスへの影響について記述する。

マイクロストリップ線路の特性インピーダンス Z。 は

$$Z_{\circ} = \frac{1}{c \cdot C_{\circ} \sqrt{\epsilon_{eff}}} \dots (1)$$

で与えられる。ただし、cは光速、ε e r には実効誘電率、C。は分布容量である。(1)式より、特性インピーダンス Z 。 の変化は分布容量 C 。 の変化から推測することができることがわかる。

図1~図3に示した本発明のマイクロストリップ線路に静電荷を充電させたとすると、上部導体16の幅の最大値w2は導体ストリップ14の幅W以下であるので、上部導体16が付加された導体ストリップ14側の充電電荷の大部分は導体ストリップ14の下面の幅W内に分布するのは明らかである。したがって、上部導体16を付加しても分布容量C。の増加はわずかであり、特性インピーダンスZ。の低下は小さいことがわかる。

一方、特開平1-158801号公報記載のマイクロストリップ 線路の断面は図4に示すようなT型である。図4中の領域 I および領域 II (張り出し部分)の分布容量(単位長さあたり の容量) Cr, Criは、エッジ効果を無視すれば、

$$C_{I} = \frac{\varepsilon_{r}}{d_{z}} \quad \varepsilon_{o}W$$

$$C_{II} = \frac{\varepsilon_{r}}{\varepsilon_{r} d_{1} + d_{z}} \quad \varepsilon_{o}W$$

である。ただし、T型導体ストリップの上部の幅を底部の幅Wの2倍の2Wとしている。したがって、領域Iのみのときの分布容量Crと領域I+領域Iの分布容量Cr+Crの比のは

$$\rho = \frac{C_1 + C_{11}}{C_1} = \frac{2 + \varepsilon_r (d_1/d_2)}{1 + \varepsilon_r (d_1/d_2)} \dots (2)$$

である。

式(2)にマイクロ波帯高出力増幅器における代表的な値である  $\epsilon_r=2.5$ ,  $d_1=0.035\,\text{mm}$ ,  $d_2=0.8\,\text{mm}$ を代入すると、

$$\rho = 1.9$$

となる。したがって、この場合には  $50\Omega$ の特性インピーダンスは、張り出し部分の影響により  $50\div 1.9 = 26.3\Omega$ に低下することが予想される。

 $G_a$   $A_s$  MMIC における代表的な値  $\epsilon_r=13$ ,  $d_I=3\mu$  m,  $d_2=100\mu$  mを代入すると、

$$\rho = 1.72$$

となり、この場合には  $50\Omega$ の特性インピーダンスが 50 ÷ 1.72 =  $29\Omega$ に低下することが予想される。

図5の平面図に示すような測定装置を用いて、A-A'断面をそれぞれ図6A-図6Cに示す形状及び寸法に加工して、反射係数を測定して、それから特性インピーダンスを算出した結果を図7に示す。図5中、20,22はコネクタであり、それらの間のストリップ線路24のうち、一点鎖線の矩形で囲まれた部分を図6A-図6Cに示すような種々の断面形状

に加工したものについて反射係数を測定し、それから特性インピーダンスを算出した。図6Aは前記公報に記載された先行技術に相当するものであり、図6Bは本発明によるものに相当し、図6Cは導体ストリップのみの場合である。図7の横軸は図5のマイクロストリップ線路24の横方向の位置に対応する。図7を参照すれば、先行技術によるマイクロストリップ線路(曲線A)では曲線Cと較べて著しく特性インピーダンスが低下しているのに対して、本発明のマイクロストリップ線路(曲線B)では特性インピーダンスの低下が小さいのが理解される。

図1に示された本発明の一具体例において、誘電体基板10は、好ましくは、板厚Hが0.8 mmのテフロングラス製であり、導体ストリップ14は、好ましくは、幅Wが0.5 mm厚さTが35μmの銅製である。上部導体16の肉厚tは0.4 mmである。

このような上部導体 1 6 は、肉厚が約 0. 4 mmの金、銀又は 銅の板状部材からエッチングにより図示のような断面形状の 線状部材を形成し、これを導体ストリップ 1 4 の中心線上に はんだ付等により固着して形成する。このマイクロストリップ線路をマイクロ波回路のバイアス供給回路に応用した例で は、上部導体 1 6 を溶着しないときの特性インピーダンスを 殆んど低下させることなく、約 8 倍の 8 A の電流を流すこと ができた。

図8Aおよび図8Bは上部導体の一例の製法を説明する図で、夫々フェトエッチング工程の一部を示している。

図8Aにおいて、金、銀又は銅の板状部材30の両面にポジタイプのフォトレジスト32a,32bを塗布し、これを、線幅w」のマスク34aを有するガラス34と線幅w2のマスク36aを有するガラス36とで両側から挟み、さらに、両面の上方から紫外線を照射してマスク34a,36aの像をフォトレジスト32a,32bに転写する。次に、レジスト専用の現像液を用いて紫外線が照射された部分のレジスト(斜線部分)を除去し、さらに、レジストで保護されていない部分の金属を化学的にエッチングする。

この化学的エッチング処理において、例えば金属の上面処理と下面処理との間で適当な時間差を設ければ、図8Bに示すような断面が略Tの字の上部導体16が得られる。そして、残ったレジスト32a,32bを専用の剝離液で除去する。

なお、マスク34a,36aのパターンはマイクロ波回路の回路パターンに合わせて直線状でも折れ線状でも描くことができるから、上部導体16もこれをはんだ付する回路パターンと同一に形成できる。

図9 Aおよび図9 B は上部導体の他の例の製法を説明する図で、夫々メッキ工程の一部を示している。

図9Aにおいて、誘電体基板10と、接地導体12と、導体ストリップ14とから成るマイクロストリップ線路の上面を、上部導体16を成型するような断面形状のマスク部材38で覆い、この状態で導体ストリップ14に対して金、銀又は銅によるメッキを行う。これにより、時間経過と共にメッキ層が堆積し、マスク部材38の断面形状に沿って上部導体

#### 16が成長してゆく。

メッキ層がマスク部材38の表面と略面一になったらメッキを止め、さらにマスク部材38を溶解し又は剝離すると、図9Bのマイクロストリップ線路が得られる。この方法によれば図9Bに示すようなマイクロストリップ線路が最初から一体的に形成できるから、モノリシック化にも適している。

図2または図3に示した断面を有するマイクロストリップ 線路も同様に、図8A, 図8Bまたは図9A, 図9Bに示し た方法で製造することができる。図3の断面を有するマイク ロストリップ線路については、図1または図2のものと同一 の断面積を得ようとすると、肉厚 t が幾分増すが、このよう な矩形の断面は製造が容易であるという利点がある。

図10は本発明に係るマイクロストリップ線路をマイクロ波帯高出力増幅回路に適用した例を示す図で、図において10は誘電体基板、12は接地導体、40はマイクロ波信号の伝送のための導体ストリップ、42はFETチップ、44はFETのドレインDのためのバイアス供給回路、46は直流バイアスの給電端、14は直流バイアスを供給するための高特性インピーダンスの導体ストリップ、16は導体ストリップ14の上に設けた上部導体である。

図10のマイクロストリップ線路を使用したバイアス供給回路44では、FET42のドレインDに8A程度の直流バイアス電流を供給できると共に、該線路の特性インピーダンスは、もともとの導体ストリップ14が有する高特性インピーダンスと殆ど変わらないので、マイクロ波回路に与える影

響も少ない。

図11は本発明に係るマイクロストリップ線路をモノリシックマイクロ波集積回路に適用した例を示す図で、図において10は半絶縁 GaAsを用いた誘電体基板、40は金を用いた信号伝送のための導体ストリップ、48はバイアス供給および信号伝送のための回路、50a,50bはFET素子、16は導体ストリップ14及び40の一部に沿って金をメッキ堆積することにより形成した上部導体である。

図11の上部導体16は、導体ストリップ14及び40の 夫々の特性インピーダンスを変化させないので、図示の如く、 上部導体16はバイアス供給回路のみならず、マイクロ波回 路上にも設けることができる。なお、導体ストリップ14上 の上部導体16にはFET2個分の直流バイアス電流が流れ、 導体ストリップ40上の上部導体16にはFET1個分の直 流バイアス電流が流れている。

以上述べた如く本発明によれば、通常のマイクロストリップ線路の特性インピーダンスを変化させることなく、線路の直流抵抗を低下させ、大電流を流すことができるので、本発明は高性能の無線装置の実現に寄与するものである。

12

#### 請求の範囲

1. 底面およびそれに対向する上面を有する誘電体基板と、該誘電体基板の底面上に設けられた接地導体と、

該誘電体基板の上面上に設けられた幅Wを有する導体ストリップと、

該導体ストリップ上に設けられ、幅の最大値w2が該導体ストリップの幅Wよりも小さい形状の断面を有する上部導体とを具備することを特徴とするマイクロストリップ線路。

- 2. 前記上部導体はw2よりも小さいw1の幅を有する下部とw2の幅を有する上部と該下部と上部の間で幅がw1からw2へと連続的に移行する中間部とを有する請求の範囲第1項に記載のマイクロストリップ線路。
- 3. 前記上部導体は上辺の長さw2、下辺の長さw1のく さび形の断面を有する請求の範囲第1項に記載のマイクロス トリップ線路。
- 4. 前記上部導体は幅w2の矩形の断面を有する請求の範囲第1項に記載のマイクロストリップ線路。
- 5. 接地導体を具備しうる底面およびそれに対向する上面を有する誘電体基板の上面に幅Wの導体ストリップを具備するマイクロストリップ線路本体を準備し、

幅の最大値wzが導体ストリップの幅Wよりも小さい形状の断面を有する上部導体を造り、

該マイクロストリップ線路本体の導体ストリップ上に該上 部導体を固着する各段階を具備することを特徴とするマイク ロストリップ線路の製造方法。

- 6. 前記上部導体を造る段階は、導体製の棒状部材の断面 をフォトエッチングにより成形する段階を含む請求の範囲第 5項の方法。
- 7. 接地導体を具備しうる底面およびそれに対向する上面を有する誘電体基板の上面に幅Wの導体ストリップを具備するマイクロストリップ線路本体を準備し、

該マイクロストリップ線路本体の上面において、該導体ストリップ上に幅の最大値w2が該導体ストリップの幅Wよりも小さい形状の断面を有する上部導体をメッキにより形成するための鋳型を形成し、

該上部導体をメッキにより形成する各段階を具備すること を特徴とするマイクロストリップ線路の製造方法。



Fig.1






Fig.2





Fig.3



3/9

Fig.4 <sup>先行技術</sup>





Fig.5



4/9




Fig.6B






Fig.6C







.... C B A



Fig.8A





Fig.8B



7/9

Fig.9A




Fig.9B






Fig.10







Fig.11





International Application No PCT/JP92/00913

I. CLASSIFICAT	ON OF SUBJECT MATTER (if several class	International Application No PCT	0F32/00313		
	ational Patent Classification (IPC) or to both Na				
Int. Cl					
THE. CT	H01P3/08, 11/00				
II. FIELDS SEAR	CHED		<del></del>		
	Minimum Docume	entation Searched 7			
Classification System		Classification Symbols			
IPC	H01P3/08, 11/00, 1/0	00, 1/203, H03F3/60			
	Documentation Searched other to the Extent that such Document	than Minimum Documentation s are included in the Fields Searched <sup>s</sup>			
Jitsuvo	Shinan Koho	1926 - 1992			
	tsuyo Shinan Koho	1971 - 1992			
III. DOCUMENTS	CONSIDERED TO BE RELEVANT 9				
<del></del>	ation of Document, 11 with Indication, where ap	<del></del>	Relevant to Claim No. 13		
	B2, 58-36841 (Fujitsu		1, 4, 7		
	ust 12, 1983 (12. 08.				
Dac	e 4, column 3 to line e 2, Figs. 2, 3, 5 & 3	23, COLUMN 4,			
Pag	= 2, riys. 2, 3, 3 & c	JE, A, JJ-31204			
X JP.	Y2, 61-22330 (Matsush	nita Electric	1, 5		
	. Co., Ltd.),				
	y 4, 1986 (04. 07. 86)				
	l descriptions, all di	rawings			
(Fa	mily: none)				
y JP.	A, 60-33705 (Matsushi	ta Electric	1,5		
	. Co., Ltd.),				
	ruary 21, 1985 (21. 02	2. 85),			
Lin	e 14, lower left colur	nn to			
	e 17, lower right colu				
	e 17, upper right colu				
	e 13, lower right column 2 (Family: none)	ımn, page 4,			
F T Z	. 2 (ramilly. none)				
A JP,	A, 1-158801 (Fujitsu	Ltd.),	2, 3, 6		
Jur	e 21, 1989 (21. 06. 89	9),			
Fu]	l descriptions, all di	cawings (Family: nor	ne)		
	s of cited documents: 10	"T" later document published after the priority date and not in conflict with	e international filing date or h the application but cited to		
"A" document de considered to	fining the general state of the art which is not be of particular relevance	understand the principle or theon	underlying the invention		
"E" earlier docur filing date	ent but published on or after the international	"X" document of particular relevance; be considered novel or cannot t	pe considered to involve an		
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another be considered to involve an inventive step when the document					
"O" document referring to an oral disclosure, use, exhibition or combination being obvious to a person skilled in the art					
	blished prior to the international filing date but priority date claimed	"&" document member of the same pa	atent family		
IV. CERTIFICATION					
	Completion of the International Search	Date of Mailing of this International Sc			
	1992 (29. 07. 92)	August 18, 1992	(18. 08. 92)		
International Searci		Signature of Authorized Officer			
Japanese	Patent Office				



				国際出願委号PCT/JP 9 2 / 0 0 9 1 3					
1. 発	明の属する	分野の分類							
国際特許	并分類(IPC	Int CL <sup>3</sup>			•	<del></del>	<del>-,</del>		
		H01P3/08, 11	/00						
II. B	原間査を行・	った分野					<u> </u>		
A 95	I # #	調査を行っ			4				
27 段	体 系	分	類記	号	:		·		
I	P C	H01P3/08, 11	<b>∕00,</b>	1/00, 1,	/203	H 0	3 F	3/60	
		最小限資料以外の資	料で調査	を行ったもの					
日本	<b>国</b> 奥用:	新案公報 192	6-19	9 2 年					
日本	国公開	実用新案公報 197	1-19	92年				٠	
四. 與2	墓する技術R	- 関する文献			<del></del>	<u>·</u>			
引用文献の カテゴリー ※	引用文	て献名 及び一部の箇所が関連する	ときは、そ	の関連する箇所の	表示	請求の	範囲の	の番号	
X	12。 第2頁	B 2, 58-36841(富 8月 1983(12 08 第3欄第4行-第2頁第 ,第5図,&JP, A, 5	. 83) 84 <b>调</b> 角	, [23行,第	2 <b>2</b> ,	1,	4,	7	
X	4. 7)	K 2, 61-22330(松 月、1986(04、07。 図, (ファミリーなし)	下電器 86),	産業株式会名	E),	1,	5		
Y	21. 第 2 頁 右上欄	4,60-33705(松下 2月,1985(21,02, 左下棚第14行-第2頁 第17行-第4頁右下櫃 ミリーなし)	85) (右下側	, 第17行。第		1,	5	-	
• 🛦	J P, A	4, 1-158801(富士	通保习	会社),		2,	3,	6	
「A」特に 「E」先行 「L」優先 若し (理 「O」ロ頭 「P」 圏際 日の	文献ではある 権主張に疑いを はは、 はないですり はいいでは、 はいいでは、 はいいでは、 はいいでは、 はいいでは、 はいいでは、 はいいでは、 はいいでは、 はいいでは、 はいいでは、 はいいでは、 はいいでは、 はいいでは、 はいいでは、 はいいでは、 はいいでは、 はいでは、 もいでは、 もいでは、 もっとも。 もっとも。 もっとも。 もっとも。 もっとも。 もっとも。 もっとも。 もっとも。 もっとも。 もっとも。 もっとも。 もっとも。 もっとも。 もっとも。 もっとも。 もっとも。 もっとも。 もっとも。 もっとも。 もっと。 もっと	献ではなく、一般的技術水準を示すものが、国際出願日以後に公表されたものを提起する文献又は他の文献の発行日な理由を確立するために引用する文献 使用、展示等に官及する文献かつ優先権の主張の基礎となる出題の	願。 のが 「X」特を 規模 「Y」特を 文を	は出願日又は優先日のない。 は一日では一日では、 は一は、 は一は、	く、発明 ってえられる。 うて自明 である。	の原理又は 咳文献のみ るもの 咳文献と他	理論の で発明 の 1 以	理解の新	
IV. 超	証		1						
国際調査を第		0, 07, 92	国際調査	収告の発送日	12 /	0000			
国際調査機能			権限のあ		10,0	8.92		4 1	
			1			U U	• •	프 취	

特許庁審査官

日本国特許庁 (ISA/JP)

第2~	ージから続く情報	
	(田橋の銭き)	-
	21. 6月 1989(21.06.89), 全文全図, (ファミリーなし)	
4	·	
	·	
v. 🗀	一部の請求の範囲について国際調査を行わないときの意見	
	求の範囲については特許協力条約に基づく国際出願等に関する法律第8条第3項の規	定によりこの国際
	を作成しない。その理由は、次のとおりである。	
	請求の範囲 は、国際調査をすることを要しない事項を内容とするもので	<b>ネ</b> る_
·	請求の範囲 は、国家調査をすることを安しは、予切を口をしょうしょう	<i>a</i> y
a —;	請求の範囲は、有効な国際調査をすることができる程度にまで所定の要	件を満たしていな
		11 aug 1 a a , a a
	い国際出願の部分に係るものである。	
	請求の範囲は、従属請求の範囲でありかつ PCT 規則 6.4(a)第 2 文の規定	に従って起草され
3		TOPE > CONT.
	ていない。	
VI	発明の単一性の要件を満たしていないときの意見 ・	
次に述	べるようにこの国際出願には二以上の発明が含まれている。	
	•	
1. 🔲	追加して納付すべき手数料が指定した期間内に納付されたので、この国際調査報告は	、国際出願のすべ
_	ての調査可能な請求の範囲とついて作成した。	、 同數 組本
2.	追加して納付すべき手数料が指定した期間内に一部分しか納付されなかったので、この 手数料の納付があった発明に係る次の請求の範囲について作成した。	り国際調正取った。
,	手数料の納付かあった発明に係る次の請求の範囲について下級した。 請求の範囲	
3. 🗌	追加して納付すべき手数料が指定した期間内に納付されなかったので、この国際調査	報告は、請求の範
	囲に最初に記載された発明に係る次の請求の範囲について作成した。	
. —	請求の範囲	ついて選挙すると
4.	追加して納付すべき手数料を要求するまでもなく、すべての調査可能な請求の範囲に とができたので、追加して納付すべき手数料の納付を命じなかった。	JV. Cingrey -
	数料異議の申立てに関する注意	
	追加して納付すべき手数料の納付と同時に、追加手数料異議の申立てがされた。	
	追加して納付すべき手数料の納付に際し、追加手数料異議の申立てがされなかった。	

